Marvell bereidt zich voor op de toekomst van snelle AI-interconnects en kondigt PCIe 8.0 SerDes-demonstratie aan

Marvell heeft aangekondigd dat het tijdens DesignCon 2026, dat van 24 tot 26 februari in Californië, VS wordt gehouden, een reeks snelle interconnect-technologieën zal presenteren voor toekomstige AI-eisen.Dit omvat PCIe 8.0 SerDes (Serializer/Deserializer) die een ruwe bitsnelheid van 256 GT/s ondersteunt.

De PCIe 8.0-specificatie bevindt zich momenteel in conceptvorm, en de voltooiing wordt verwacht in 2028. In een configuratie met 16 rijstroken zal PCIe 8.0 1TB bidirectionele bandbreedte leveren, ter ondersteuning van toepassingen met hoge belasting, waaronder AI/ML, hogesnelheidsnetwerken en andere data-intensieve werklasten.

Marvell's PCIe 8.0 SerDes-demonstratie maakte gebruik van de AdrenaLINE Catapult-connectoren van TE Connectivity.Op deze tentoonstelling presenteerde Marvell ook een 40GB HBM D2D-interface, een 224G LR SerDes gebaseerd op Copper in Common Package (CPC) interconnect, 200G/lane ACC-kabels, PCIe 6.0 AEC-kabels en 1.6T AEC-kabels.