Samsung SSD-controller maakt gebruik van RISC-V-architectuur om de afhankelijkheid van Arm te verminderen

Volgens een rapport van Wccftech zal de volgende generatie SSD-productlijn van Samsung, de “BM9K1”, gebruik maken van een interne controllerchip en voor het eerst een CPU-kern bevatten op basis van de RISC-V-architectuur, waardoor de afhankelijkheid van Arm wordt verminderd.

De BM9K1 is de volgende generatie QLC solid-state drive van Samsung, met een enkelzijdig ontwerp met één chip.Dankzij PCIe 5.0-ondersteuning bereikt de BM9K1 sequentiële leessnelheden tot 11,4 GB/s, 1,6 keer sneller dan zijn voorganger, de BM9C1.Samsung heeft deze schijf uitgerust met een interne op RISC-V gebaseerde controller, die uitzonderlijke flexibiliteit biedt om aangepaste computertaken beter te ondersteunen en tegelijkertijd de energie-efficiëntie met 23% verbetert in vergelijking met de BM9C1.Volgens productroadmaps wordt de BM9K1 naar verwachting in 2027 gelanceerd, aanvankelijk verkrijgbaar in capaciteiten van 512 GB, 1 TB en 2 TB.

Momenteel vertrouwen reguliere mobiele processors van smartphonefabrikanten zoals Samsung nog steeds voornamelijk op de Arm-architectuur.De nieuwste Exynos 2600 maakt bijvoorbeeld gebruik van CPU IP-cores gebaseerd op de Armv9.3-instructieset, grotendeels dankzij Arm's sterke voordelen van het applicatie-ecosysteem op de mobiele markt, inclusief smartphones.Op gebieden als embedded systemen en het Internet of Things (IoT), waar de afhankelijkheid van het Arm-ecosysteem lager is, is de open-source, open en schaalbare RISC-V-architectuur – die de afgelopen jaren aan populariteit heeft gewonnen – echter voor veel fabrikanten een voordeligere keuze geworden.

Het product waarvoor Samsung de RISC-V-architectuur gebruikt, is een SSD-controller, die in wezen een ingebouwde processor is die verantwoordelijk is voor protocolconversie en gegevensoverdracht tussen het hostapparaat en NAND Flash.De belangrijkste functies zijn onder meer: ​​logisch-naar-fysiek adrestoewijzing (FTL), foutcorrectie (ECC), garbage collection (GC), slijtage-nivellering, beheer van slechte blokken, energieverbruik en thermisch beheer.

Vergeleken met Arm-instructiesets of Arm CPU IP-cores, waarvoor licentiekosten nodig zijn, maakt RISC-V gebruik van een open-source architectuur, die kostenvoordelen en ontwerpflexibiliteit biedt.Met name bij producten als SSD's, die gepaard gaan met hoge verzendvolumes en hevige prijsconcurrentie, helpt het gebruik van RISC-V de IP-kosten op de lange termijn te verlagen en tegelijkertijd de interne ontwikkelingsmogelijkheden te versterken.

Het is vermeldenswaard dat SSD-controllers eigen firmware gebruiken die door de fabrikant is ontwikkeld, in plaats van een besturingssysteem dat compatibel moet zijn met applicaties van derden.Daarom brengt de architectuurtransitie geen problemen met het software-ecosysteem met zich mee;het vereist alleen hercompilatie en optimalisatie om te functioneren.De echte uitdagingen liggen daarentegen bij het afstemmen van de prestaties en het verifiëren van de stabiliteit op de lange termijn, vooral bij opslagtoepassingen die zeer gevoelig zijn voor gegevensintegriteit en latentie.

In het verleden heeft Samsung verschillende pogingen ondernomen om RISC-V te adopteren, maar deze inspanningen bleven grotendeels in de demonstratie- of testfase.Naarmate toolchains en het ecosysteem geleidelijk volwassener worden, valt nog te bezien of RISC-V zich verder zal uitbreiden naar meer chipsectoren of zelfs mobiele processorarchitecturen zal uitdagen.